| Speed Grade--芯片的“速度等级”初探 |
FPGA设计的常用思想与技巧 |
常见软核CPU的简单特性列表 |
关于Leon2软核 |
| 基于LEON开源软核的SOC平台构建与测试 |
关于新的描述语言GEZEL的介绍 |
工程师的NIOS II学习笔记 |
Verilg 2001相对于Verilog 1995的改进(内含乘方运算符) |
| verilog不可综合语句 总结汇总 |
什么是时序收敛 |
做好FPGA设计的五项基本功 |
如何在FPGA设计环境中加时序约束SDC |
| 时序约束基础 和 QuartusII中的设置 |
三种常用SoC片上总线的分析与比较 |
关于状态机 一段式 二段式 三段式(网上资料搜集) |
VHDL状态机的编码 |
| Quartus II的在线调试方法 |
如何在SignalTAP II中保留特定节点 |
如何用FPGA实现算法的硬件加速 |
FPGA设计中RTL和综合等一些基本概念的摘记 |
| 开放性32位RISC处理器IP核的比较与分析 |
川公网安备 51019002002185号
蜀ICP备19017770号-1